基于FPGA的低硬件复杂度的极化码编码实现方案
作者： 桂林电子科技大学认知无线电与信息处理省部共建教育部重点实验室; 广西桂林541004
摘要：为了降低极化码编码硬件电路的成本并提高编码结构的灵活性,从面积优化的角度,提出了一种基于FPGA的低硬件复杂度的极化码编码实现方案。采用复用结构替换极化码编码中硬件复杂度较高的直接并行克罗内克积运算结构,并将其封装成可以实现任意维数克罗内克积运算的IP核。实验结果表明,当基矩阵为2阶时,实现最小运算单元所需的寄存器数量降低至原来的1/4,整体硬件复杂度降低至与码长呈线性关系的复杂度。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社。
桂林电子科技大学学报杂志
桂林电子科技大学学报杂志， 双月刊，本刊重视学术导向，坚持科学性、学术性、先进性、创新性，刊载内容涉及的栏目：电磁场与微波、信号与信息处理、通信与电子、计算机与信息安全、数学、机电工程、材料科学与工程等。于1981年经新闻总署批准的正规刊物。
- 省级期刊
- 1个月内审核
