欢迎来到优发表,发表咨询:400-888-9411 订阅咨询:400-888-1571股权代码(211862)

SCI投稿辅导 SCI发表咨询

FPGA并行时序驱动布局算法

作者:张家齐; 沈剑良; 朱珂 国家数字交换系统工程技术研究中心; 郑州450002

摘要:传统的基于模拟退火的现场可编程门阵列(FPGA)时序驱动布局算法在时延代价的计算上存在一定误差,已有的时序优化算法能够改善布局质量,但增加了时耗。针对上述问题,提出一种基于事务内存(TM)的并行FPGA时序布局算法TM_DCP。将退火过程分发至多线程执行,利用TM机制保证共享内存访问的合法性,并将改进的时序优化算法嵌入到事务中并发执行。测试结果表明,与通用布局布线工具相比,8线程下的TM_DCP算法在总线长仅有轻微增加的情况下,关键路径时延平均降低了4.2%,同时获得了1.7倍的加速,且其执行速度随线程数的增加具有较好的可扩展性。

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

计算机工程

北大期刊 下单

国际刊号:1000-3428

国内刊号:31-1289/TP

杂志详情
相关热门期刊

服务介绍LITERATURE

正规发表流程 加急见刊

多年专注期刊服务,熟悉发表政策,投稿全程指导。因为专注所以专业。

保障正刊 双刊号

推荐期刊保障正刊,评职认可,企业资质合规可查。

用户信息严格保密

诚信服务,签订协议,严格保密用户信息,提供正规票据。

不成功可退款

如果发表不成功可退款或转刊。资金受第三方支付宝监管,安全放心。